第224章 39.9萬美刀一台,你怎麽不去搶啊!
漂亮國。
黃金州。
諾伊斯是鎬通研究院的一名芯片設計工程師,主要負責優化電路結構,利用EDA軟件去驗證設計的正確性和功能性。
俗稱設計驗證工程師,比普通研究員高一級。
每天工作8小時,年薪6.4萬美刀!
看似還不錯,但作為斯丹福電子工程系的天之驕子,他的夢想是成為一名高級ASIC設計師,或者更進一步,擔任一家芯片巨頭企業的首席半導體工程師。
所以在下班後,他仍然會參加各種專業課程、研討會,保持學習和進修的習慣,不斷為自己充電。
最近一段時間,他為了鍛煉邏輯設計、物理設計、布局布線、時序分析等方面的能力,特意購買了一款名為“Horae”的EDA設計軟件。
它集成了電路設計、物理設計和仿真驗證三大模塊,個人版一年9999美刀的價格是他心動的主要原因。
像Synopsys和Cadence通常是拆開來賣,他若是想購買一整套軟件工具,至少要投入1.5-2.4萬美刀,相對於每年6.4萬美刀的總收入,實在有些入不敷出。
只是讓他沒想到的是,“Horae”的軟件制造商竟然是來自華國的一家科技公司!
“Shit!我肯定是上當了!”
諾伊斯無助地躺在床上,發出陣陣心酸的哀嚎,都怪自己購買時沒有觀察仔細。
9999元美刀,就這麽打了水漂!
“該死的,我不能就這麽算了!”
諾伊斯大罵道,接著猛然起身,走在電腦前,打開“Future Technology”的官網,找到在線客服。
“你們欺騙了我,我要退貨,不然就投訴你們。”
他敲動鍵盤,發泄心中的不滿。
“先生,晚上好,請問有什麽可以幫助您?
通過查詢,您購買過Horae個人版,是哪些功能讓您不滿意,或者達不到相應的設計要求呢?”
客服詢問道。
諾伊斯頓時啞然,他並沒有實際體驗軟件的核心功能,只是下意識認為這款產品,是一堆代碼堆砌的垃圾。
“哼!”
他尷尬地關閉網頁,準備認真測試一番,用最真實的測評數據,讓對方心甘情願退款。
於是啟動Horae,主界面是集成電路設計平台,和他平時使用的Virtuoso區別不大,極大降低了芯片設計工程師的學習門檻。
菜單欄和功能區的UI結構,似乎更加合理?
“這一定是錯覺!”
諾伊斯想了想,直接套用驍龍810的設計框架,導入硬件描述語言編寫的邏輯設計文档,設置完布局和布線約束,包括芯片面積、模塊分區、IO布局等。
由於Horae“吹噓”自身支持5nm芯片的工藝制程,他直接把原本的28nm調整成10nm。
然後根據芯片劃分和約束條件,將不同的模塊放置在芯片上,並確定它們之間的相對位置,以求最小化連線長度、減少功耗、保持良好的時鐘路線。
“天呐!這不可能!”
諾伊斯滿臉震驚,Horae自帶的布局算法和優化工具,居然可以在他的設定下,通過自動方式生成。
關於這一點,Cadence公司的Virtuoso只能做到半自動,英特公司的Quartus Prime也無法達到這個效果。
驚喜之余,他徹底忘卻時間的流逝!
至於退貨的想法,早就消散得一幹二凈!
搞定布局後,他馬不停蹄地進行芯片的連線規劃,Horae的高級算法,完美考慮到時序約束、信號完整性、功耗和電氣特性等諸多要素,最後呈現出來的路徑質量非常高。
“Amazing!”
諾伊斯越來越興奮,瞥了一眼時間,已經是淩晨兩點半,是該休息了,但他卻沒有一絲困意,腦海的靈感不斷迸發,Horae強大的功能支撐著他的構想。
處理完芯片的布局和線路規劃,他立即點開物理設計工具,快速把邏輯設計轉換為實際的物理結構,用來確定各個元件的位置、大小和互連方式。
“最後一步,能不能成功,就在眼前。”
諾伊斯趁機休息片刻,打開一罐咖啡,大口喝起來,在咖啡因的刺激下,他繼續肝起來。
運用仿真工具,模擬電路行為,包括信號傳輸、時序關系和穩定性等,再利用驗證工具檢測潛在的設計錯誤、邏輯沖突和時序問題。
“我成功了?!”
諾伊斯有些難以相信,驍龍810被他魔改成到10納米工藝制造,只要再集成CPU、GPU、AI引擎、連接性能和攝像功能芯片組合後,就能提升兩倍性能。
創造一款劃時代的手機處理器!
他禁不住怔怔出神。
窗外的太陽,緩緩升起,發出耀眼的光芒,落在他的臉頰上。
突然泛起一陣強烈的疲倦,畢竟一夜沒合眼,大腦也在高強度工作。
“不行,我得把這項研究成果,同步給公司才行。”